<!--[if !supportLists]-->①　<!--[endif]-->代码质量检查，采用spyglass等工具对RTL代码质量进行检查；

<!--[if !supportLists]-->②　<!--[endif]-->协助前端设计工程进行时序约束文件的编写与完善；

<!--[if !supportLists]-->③　<!--[endif]-->逻辑综合，采用Synopsys/cadence综合工具进行RTL代码的逻辑综合；

<!--[if !supportLists]-->④　<!--[endif]-->物理设计，完成block全程物理设计，包括FloorPlan、APR、CTS等；

<!--[if !supportLists]-->⑤　<!--[endif]-->物理验证，完成block级的物理验证工作，包括DRC、LVS、ERC等；

<!--[if !supportLists]-->⑥　<!--[endif]-->时序分析，应用Prime Time进行静态时序分析、修复setup、hold 时序违例；

<!--[if !supportLists]-->⑦　<!--[endif]-->形式验证，采用Formality/Conformal LEC进行R2N和N2N2的对比检查。

<!--[if !supportLists]-->①　<!--[endif]-->专业要求：微电子、集成电路、电子、通信、计算机等相关专业；

<!--[if !supportLists]-->②　<!--[endif]-->熟悉Linux环境，具备Tcl/Python/Perl中至少一种脚本语言的基础编程能力；

<!--[if !supportLists]-->③　<!--[endif]-->了解至少一类EDA工具，如逻辑综合（DC/Genus）、布局布线（ICC2/Innovus）、时序分析（Prime Time）、物理验证（Calibre）、形式验证（Formality/Conformal LEC）；

<!--[if !supportLists]-->④　<!--[endif]-->自驱力强，主动好学。