<!--[if !supportLists]-->①　<!--[endif]-->负责CPU SoC、处理器核、总线NoC、PCIe、DDR、Die-to-Die、加速引擎、时钟复位等方向的数字IP模块设计及第三方IP集成；

<!--[if !supportLists]-->②　<!--[endif]-->负责编写数字电路RTL代码，交付数字详细设计文档及自测报告；

<!--[if !supportLists]-->③　<!--[endif]-->负责模块的逻辑综合、网表交付及时序分析等；

<!--[if !supportLists]-->④　<!--[endif]-->负责数字前端交付件的质量检查；

<!--[if !supportLists]-->⑤　<!--[endif]-->支撑验证团队，协助完成所负责模块的系统验证收敛；

<!--[if !supportLists]-->⑥　<!--[endif]-->负责支撑FPGA、Emulation团队完成芯片的原型验证；

<!--[if !supportLists]-->⑦　<!--[endif]-->支撑后端设计团队，协助完成所负责模块的物理实现收敛。

<!--[if !supportLists]-->①　<!--[endif]-->专业要求：电子科学与技术，物理电子学，电路与系统，微电子与固体电子学，计算机科学与技术，计算机系统结构，计算机应用技术，微电子科学与工程，集成电路设计与系统，电子信息工程，电子与计算机工程

<!--[if !supportLists]-->②　<!--[endif]-->深刻理解半导体物理学原理，数字集成电路原理和设计方法学；

<!--[if !supportLists]-->③　<!--[endif]-->熟练使用硬件描述语言Verilog，VHDL，System Verilog；

<!--[if !supportLists]-->④　<!--[endif]-->自驱力强，主动好学。