1. 负责芯片DFT架构方案设计与实施，包括Scan、ATPG、BIST、JTAG等可测试性设计
2. 负责Scan Chain规划与插入，确保测试覆盖率目标达成
3. 负责MBIST/LBIST方案设计与实施，完成Memory与Logic内建自测试
4. 负责JTAG边界扫描设计与TAP Controller集成
5. 负责ATPG向量生成与测试覆盖率优化，确保生产测试覆盖率达标
6. 负责DFT相关的RTL集成、约束文件编写与验证
7. 负责与测试工程师协同，完成ATE测试程序开发支持
8. 负责DFT相关自动化脚本开发与流程建设
1. 学历：本科及以上学历，微电子、集成电路设计、计算机等相关专业 2. 年限：5年以上DFT设计经验 3. 核心技能： ◦ 精通Scan/ATPG/BIST/JTAG等DFT技术 ◦ 熟练使用Tessent/DFT Compiler等DFT EDA工具 ◦ 熟悉先进工艺DFT约束与实现方法 ◦ 熟悉ARM CoreSight调试架构者优先 ◦ 熟练使用Verilog/SystemVerilog 4. 经验要求： ◦ 至少2次以上成功流片DFT经验 ◦ 有大规模SoC DFT经验者优先 ◦ 有服务器CPU DFT经验者优先 【加分项】 • 有多Die/Chiplet DFT方案设计经验 • 熟悉IEEE 1687 IJTAG标准 • 有安全芯片DFT设计经验（安全与测试冲突处理）
