岗位职责:
1. 负责DFT团队管理与技术决策，统筹全芯片可测试性架构设计与实现
2. 负责芯片级DFT策略制定，包括Test Bus架构、Test Mode规划、测试覆盖率目标分解
3. 负责多Die/Chiplet场景下DFT方案设计，制定Die间测试协调策略与系统级测试方案
4. 负责DFT方法学建设，包括Scan/ATPG/BIST/JTAG/边界扫描等全流程标准化
5. 负责DFT与安全子系统的冲突解决，制定安全测试策略
6. 负责DFT团队人才培养，建立DFT设计规范与知识库
7. 负责与测试代工厂、ATE供应商的技术对接与协调
8. 参与芯片测试成本优化，平衡测试覆盖率与测试时间/成本
岗位要求:
1. 学历：硕士及以上学历，微电子、集成电路设计、计算机等相关专业
2. 年限：8年以上DFT设计经验，2年以上团队管理经验
3. 核心技能：
◦ 精通全芯片DFT架构设计，包括Scan/ATPG/BIST/JTAG/边界扫描
◦ 精通Tessent/DFT Compiler等DFT EDA工具链
◦ 熟悉先进工艺DFT挑战与解决方案
◦ 熟悉ATE测试流程与测试成本优化
◦ 熟悉ARM CoreSight调试架构
4. 经验要求：
◦ 至少3次以上成功流片DFT负责人经验
◦ 有大规模SoC DFT架构设计经验
◦ 有服务器CPU或高性能计算芯片DFT经验者优先
◦ 有团队管理经验
【加分项】
• 有多Die/Chiplet DFT方案设计经验
• 熟悉安全芯片DFT设计（安全与测试冲突处理）
• 有测试成本优化显著成果
