1) 负责ARM通算/智算CPU处理器芯片的处理器核、缓存一致性总线NoC、DDR、PCIe、UCIe、SCP、硬件加速引擎、低速外设等领域的SoC集成设计和IP模块逻辑设计； 2) 负责输出子系统Subsys及IP模块的概要设计和详细设计文档； 3) 编写子系统及模块RTL代码，提供前端设计检查报告和自测报告； 4) 负责设计约束SDC/UPF文件编写、及综合网表Netlist交付； 5) 支持时序分析STA及物理设计APR等后端实现工作，协助完成物理设计Signoff； 6) 支持EDA验证、及FPGA/EMU原型验证工作，协助完成代码及功能覆盖率收敛； 7) 支持软硬件系统团队，协助完成服务器软硬件系统的解决方案开发。
1) 微电子、计算机等相关专业本科以上学历，5年以上SOC芯片设计及流片经验； 2) 熟悉设计验证主流工具以及具备熟练的脚本能力，精通数字逻辑设计及SOC集成；使用前端检查工具完成设计质量检查（Lint/CDC/RDC）；能够独立完成所负责模块或子系统的网表交付（逻辑综合/物理综合/静态时序分析/形式验证/时序约束SDC/电源约束UPF）；能够支持EDA/EMU/FPGA验证人员完成问题定位； 3) 了解系统架构，有子系统集成和Debug经验； 4) 具有一个或多个领域的专业知识优先考虑：ARM CPU体系结构、Cache、NoC、DDR、PCIe、UCIe、加速引擎等； 5) 问题解决能力强且全面，责任心强，具有团队合作及一定的创业精神。
